FETモタドラ設計 その３ -モータノイズ編（アンダーシュート）-

どーも、Nekosanです。


今年の高専ロボコンのルール発表されましたね。結構前ですが。

今年はなかなか難しい課題な気がします、例年に比べて、ですが。

まあそれはいいのです。あんまりそのことをブログに書いちゃうとメンバーに怒られそうなのでこれぐらいで。



ロボコンのルールも発表されたので、モータドライバの開発も急がないといけません。

かといって、ロボコンのアイデアの考案もしないといけないので、ここ最近やってませんでしたが、そろそろ再開します。




前回は、ブートストラップコンデンサの容量を決定しました。

今回は、ブートストラップ方式で問題となる（らしい）、フローティング電源のアンダーシュートについて考えて、設計を進めたいと思います。


自己解釈が結構多いので、間違っている部分もあると思いますが、ご了承を。



IR社のアプリケーションノートをいろいろ見てみると、多くの資料で、Vs端子（ハイサイドＦＥＴのソース端子、ローサイドFETのドレイン端子）がアンダーシュートしやすいと書かれています。


アンダーシュートとは、波形が定常値（この場合はGND電位）よりも、下がってしまうことです。
また、下に突出してしまった波形のことを言ったりもします。

ちなみに、この逆、上方向に突出してしまった波形のことをオーバーシュートといいます。


このアンダーシュートが5Vを超えると、IR2110の出力が一時的にラッチ（入力を受け付けない状態）してしまいます。そういう仕様です。

また、アンダーシュートが定格を超えると、ＩＣが破壊されてしまいます。


今まで、何回かＩＣをぶっ壊してきましたが、もしかしたら原因がこれかもしれません。



このアンダーシュートは、通常動作、ショート、電源シャットダウンなどの高いストレスがかかった時で、かつ、di/dtが大きいこと（スイッチング速度が速い）で観測されます。



つまりは、電流が急激に変化したときに発生するということですかね。

負荷がモータなどの誘導性負荷なのが原因っぽい。


アプリケーションノートを見てみると、アンダーシュートが発生する原因について書かれているみたいです。
http://www.irf-japan.com/technical-info/designtp/dt97-3j_rev.pdf


これを参考に、アンダーシュートが発生する原因を考えたいと思います。
ここからは自己解釈が若干入っているので注意です。


ハイサイドFETがONで、モータに電流が流れている状態から、ハイサイドFETがオフになった状態を考えます。
すると、モータに電流が流れなくなります。

モータはコイルなので、電流が流れなくなると、電流を流そうとします。
そのため、今まで流れていた向きに電流を流そうとして、起電力が発生します。

いわゆる逆起電力ってやつですね！

もし、このときの回路にフリーホイールダイオード（FETのドレインソース間に並列に接続されているダイオードのこと）が無かったら、モータで発生した起電力を下げるために流す電流を流せないため、大きく電位差がモータ両端に発生します。

しかし、今回の回路では、フリーホイールダイオードをつけているため、モータ→ダイオードという電流の経路が確保できるため、電流の変化率が小さくなります。

これで、モータの逆起電力による電圧の変化を抑えることができます。


が！
これでは終わらないらしいです。

このフリーホイールダイオードには、逆起電力による負荷電流が流れます。

この電流が流れる経路は、導線なので、浮遊インダクタンスがあります。
小さなコイルが接続されているようなものです。だって導線だもの。

この浮遊インダクタンスによって、Vs端子の電位がGNDよりも小さくなってしまうとのことです。



と、ここまで書きましたが、ぶっちゃけよく分からないです。

なんとなくは分かりますが、いまいちパッとしない感じがしますけど、あんまり考えても設計が進まないので、こういうもんだと思うことにします、今は。



原理はいまいち分かりませんでしたが、原因は、配線の浮遊インダクタンスということです。

つまりは、その対策をすれば大丈夫だということ。


アプリケーションノートにも、対策が書かれています。

詳しくは先ほどのデータシートの第７項：一般的推奨条項に詳しく書かれています。
他のアプリケーションノートにも同じようなことが書かれています。


概要をまとめると、


１．寄生要素（配線のインダクタンスなど）を最小化する。

対策としては、
・パワー素子は太くて、まっすぐな線で繋ぐ。配線にループや分岐がないこと。
・電力回路内では相互接続したリンクを避けること。
・パワー素子の高さを低くして、リードインダクタンスの影響を抑えること。
・パワー素子を近接して配置すること。
が、書かれています。


２．制御ＩＣの配線

・VsはローサイドFETのドレイン端子に近づけるように接続すること。
・COMはローサイドFETのソース端子に近づけるように接続すること。
・制御ICをパワー素子にできる限り近接して配置すること。


３．各所のカップリングの改善

・ブートストラップコンデンサの容量を0.47uF以上にすること。このとき、低ESRのコンデンサを最低でも一つは使用する。
・Vcc端子とCOM端子の間には低ESRのコンデンサを接続すること。容量はブートストラップコンデンサの10倍にすること。
・これらのデカップリングコンデンサはそれぞれのピンに直接接続すること。


これらを適用すれば、Vsのアンダーシュートによる影響は最小化できます。


これでもアンダーシュートが大きすぎる場合は、スイッチング速度を減らすしかありません。

スイッチング速度を減らすには、ゲート抵抗を大きくします。

ゲート抵抗については、次の記事に回したいと思います。
さすがに記事の量が多くなったので疲れました。



というわけで、今回は浮遊インダクタンスによるアンダーシュートのノイズについての記事でした。

これを元に、次の設計を進めたいと思います。



では、これぐらいで。
しーゆーあげいん！